Pré-Projeto

Sistema de Aquisição Multicanal de Sinais

Tech Fast Track 2026 | Hardware Test | Task 1

Sobre este documento

Sistema de aquisição multicanal isolado, com arquitetura ΔΣ síncrona, otimizado para aplicações industriais de alta precisão (105 dB DR), com comunicação Ethernet para integração IoT/SCADA.

Candidata	Anne Gabriele de Almeida
Empresa	Tractian
Data	28 de março de 2026
Versão	Final v9.0
Confidencial	Material de seleção TRACTIAN

Índice

1. Especificações 3

2. Topologia Geral 3
  2.1 Diagrama de Blocos 4

3. Blocos Funcionais e Circuitos Integrados 5
  3.1 Condicionamento de Entrada 5
  3.2 Filtro Anti-Aliasing Ativo 6
  3.3 Isolação Galvânica + Modulação ΔΣ 7
  3.4 Filtro de Decimação Digital 8
  3.5 Interface Interna: SPI (FPGA ↔ MCU) 9
  3.6 Interface Externa: Ethernet 10
  3.7 Gerenciamento de Energia 11
  3.8 Controlador de Sincronismo 12

4. Comparativo de Interfaces de Comunicação 13

5. Decisões Críticas de Projeto 14

6. Robustez: EMI, Layout e Separação 15

7. Considerações de Projeto 16
  7.1 Componentes COTS e Ciclo de Vida 16
  7.2 Substituibilidade de Componentes 17
  7.3 Robustez Industrial 18
  7.4 Orçamento de Erro Térmico 19
  7.5 Escalabilidade 20

8. Resumo Bloco × CI × Supply Chain 21

1. Especificações Solicitadas

Parâmetro	Valor	Implicação de projeto
Amplitude máxima de entrada	±25 V	Atenuador ÷25 antes do front-end; resistores 0,01% / 5 ppm/°C (tracking)
Tipo de entrada	CA ou CC	Acoplamento CC obrigatório; CA opcional por canal
Frequência máxima do sinal	45 kHz	Filtro AA fc ≥ 50 kHz; MCLK = 11,52 MHz com OSR=128
Range dinâmico	105 dB	≥ 17,5 bits efetivos; ADUM7703 @OSR=128 → SNR 107 dB (dispositivo) / SNR sistema ≥ 105 dB
Número de canais	4, isolados	Uma cadeia de sinal completa por canal; MCLK compartilhado
Isolação canal a canal	≥ 30 V trabalho	ADUM7703: VIORM=849V, isolação reforçada 5 kV (IEC 60664-1)
Tensão de alimentação	24 V	Buck 24V→5V dig. + LDO ±5V ana. + DC/DC isolado por canal (MGJ2D)
Interface dados/controle	A definir	SPI interno FPGA↔MCU (20 MHz) + Ethernet externa IoT/SCADA

2. Topologia Geral

O diagrama abaixo apresenta a cadeia de sinal completa, da entrada analógica no campo até a interface de comunicação externa. Cada um dos quatro canais implementa uma cadeia idêntica até a barreira de isolação. O domínio digital é compartilhado. Um MCLK único aciona os quatro moduladores simultaneamente, garantindo aquisição síncrona com coerência de fase menor que 1 amostra entre canais.

Justificativa da Arquitetura

Arquitetura adota modulador delta-sigma (ΔΣ) isolado em vez de ADC SAR multiplexado. Essa escolha é motivada por três restrições simultâneas: (1) 105 dB de range dinâmico exige mais de 17 bits efetivos, inatingível com SAR de 16 bits sem média pesada; (2) a isolação canal a canal deve ser galvânica reforçada; (3) a aquisição síncrona exige que todos os canais amostrem na mesma borda de clock. O ADUM7703 integra o modulador ΔΣ de 2ª ordem e o isolador galvânico reforçado num único CI, eliminando optoacopladores e isoladores digitais separados. A alimentação do lado de campo (VDDB) é fornecida externamente pelo MGJ2D, o ADUM7703 não possui DC/DC integrado.

2.1 Diagrama de Blocos



Figura 1: Diagrama de blocos funcional. Fluxo de sinal da esquerda para a direita. Linha tracejada: barreira de isolação galvânica (VIORM ≥ 849 V). Blocos primários em destaque; suporte (PLL, energia) discretos.

3. Blocos Funcionais e CIs

3.1 Condicionamento de Entrada

Função: Protege contra sobretensão, ESD e transientes de EMI. Atenua ±25 V para ±1 V (FSR do ADUM7703) com mínimo erro de ganho e deriva térmica.

Componente	Fabricante	Justificativa
SP3002-04JTG	Semtech	Array TVS bidirecional (SOT363). Clampeamento ±24 V, resposta <1 ns, capacitância 0,5 pF. Proteção IEC 61000-4-2 nível 4.
Bourns MF-MSMF050	Bourns	PTC resetável (50 mA). Em série antes do TVS limita corrente de falha em sobretensão sustentada.
Vishay RN73 (0,01% / 5 ppm/°C)	Vishay	Resistor de filme fino para o divisor ÷25. Tolerância 0,01% → erro de ganho <0,01%. Tracking TCR ≤2 ppm/°C (mesmo lote) → ≤250 ppm em 125°C. COTS/lifecycle: AEC-Q200, sem EOL previsto. Alternativa: Vishay ACAS (rede de rácio).

Recomenda-se o uso de rede resistiva com tolerância de razão de 0,01% (ex.: Vishay ACAS), em vez de resistores discretos, para garantir melhor matching diferencial e menor sensibilidade térmica. Caso sejam utilizados resistores individuais, ambos devem ser adquiridos do mesmo reel para assegurar tracking TCR. Todos os componentes deste bloco apresentam lifecycle superior a 10 anos.

3.2 Filtro Anti-Aliasing Ativo

Função: Limita a banda do sinal de entrada a 50 kHz antes do modulador ΔΣ, reduzindo componentes fora da faixa de interesse e minimizando aliasing associado à frequência de clock. A topologia Butterworth de 2ª ordem garante resposta plana na banda passante e atenuação de 40 dB/década.

Componente	Fabricante	Justificativa
TI OPA2187	Texas Instruments	Op-amp zero-drift duplo, com baixo ruído (11 nV/√Hz) e offset máximo de 5 µV, adequado para o estágio de filtragem analógica. A contribuição de ruído permanece abaixo de −106 dBFS a 45 kHz. Está em produção ativa. Alternativas compatíveis: OPA2186 e ADA4522-2.

Nota de projeto: Filtro MFB Butterworth de 2ª ordem, com fc = 50 kHz e Q = 0,707. Os capacitores devem ser do tipo C0G/NP0 para garantir estabilidade térmica. Recomenda-se adicionar RC diferencial de 10 Ω + 470 pF na saída do OPA2187, antes do ADUM7703, para atenuar ruídos de alta frequência sem impactar a banda útil de 45 kHz

3.3 Isolação Galvânica + Modulação Delta-Sigma

Função: Bloco mais crítico do sistema. Converte o sinal analógico condicionado em bitstream PDM com isolação galvânica reforçada integrada (VIORM=849 V, 5 kV per IEC 60664-1). Atende simultaneamente ao requisito de isolação e de range dinâmico (≥105 dB). Alimentação do lado de campo entregue por DC/DC isolado dedicado por canal.

Componente	Fabricante	Justificativa
ADI ADUM7703BRWZ	Analog Devices	Modulador ΔΣ 2ª ordem com isolação reforçada. Entrada ±1 V diferencial, MCLK máx. ~20–21 MHz (datasheet), VIORM=849 V. SNR=107 dB @OSR=128 (nível de dispositivo) / SNR sistema ≥105 dB. Ponto de operação: MCLK=11,52 MHz, OSR=128 → BW=45 kHz. Lifecycle: em produção ativa ADI. Alternativa: AD7403 (mesmo footprint SOIC-16W, sem DC/DC integrado).
Murata MGJ2D241505SC	Murata	2 W DC/DC isolado, 24 V in, ±5 V out, 4.500 V iso. Um por canal. Lifecycle: em produção ativa Murata. Alternativa direta: TRACOPOWER TMA 2-2415 (mesmo pinout, substituição direta de BOM).

Nota de Projeto: O ponto de operação adotado foi OSR = 128, pois é o único que atende BW = 45 kHz mantendo o MCLK dentro do limite do ADUM7703. Em OSR = 256, seria necessário MCLK = 23,04 MHz, acima da faixa suportada pelo CI. O sequenciamento de alimentação é crítico: VDD1 deve ser energizado antes de VDDB. Essa condição pode ser implementada com supervisor de tensão (TPS3701) ou load switch dedicado (TPS22860) por canal.

3.4 Filtro de Decimação Digital

Função: Converte o bitstream PDM de 1 bit em amostras PCM multibit a 90 kSPS. Implementado em HDL no FPGA como filtro SINC3 seguido de FIR meia-banda (obrigatório ver nota). Aplica correção de ganho do divisor ÷25.

Componente	Fabricante	Justificativa
Intel Cyclone 10 LP (10CL016)	Intel	4 instâncias SINC3 idênticas, uma por canal, compartilhando MCLK. SINC3 @OSR=128: rejeição de alias ~54 dB; com FIR halfband: >110 dB. fs_out = MCLK÷OSR = 11.520.000÷128 = 90.000 SPS. Lifecycle: suporte garantido até 2030+. Alternativa: Lattice CrossLink-NX (menor consumo, mesmo LUT count).

Nota de projeto: FIR meia-banda é obrigatório (ref.: Analog Devices AN-1098, Figure 3). SINC3 isolado oferece apenas ~54 dB de rejeição na primeira banda de parada, insuficiente para 105 dB de DR. O FIR halfband eleva a rejeição total para >110 dB. Custo em FPGA: ~400 LUTs adicionais por canal (Cyclone 10 LP tem 15.408 LEs disponíveis). Integradores em MCLK (11,52 MHz); pentes em fs_out (90 kSPS).

3.5 Interface Interna: SPI (FPGA <--> MCU)

Função: Transfere os dados PCM decimados do FPGA para o MCU host com temporização determinística e sem latência variável. Utilizado exclusivamente no domínio interno da placa. Não é adequado para comunicação externa em ambiente industrial.

Componente	Fabricante	Justificativa
STM32H743 / STM32H750	STMicroelectronics	MCU Cortex-M7 @480 MHz com SPI até 150 MHz e DMA dedicado. Frames de 32 bits: [24 bits dado | 4 bits canal | 4 bits status]. Taxa agregada: 4ch × 90 kSPS × 32 bits = 11,52 Mbit/s. SPI a 20 MHz → ocupação ~58% (margem adequada). Lifecycle: garantido até 2030+. Alternativa: STM32H723 (mesmo pinout LQFP144).
ADI ADUM1201ARWZ (opcional)	Analog Devices	Isolador digital SPI para casos em que FPGA e MCU operam em domínios de tensão distintos. Omitido se compartilharem 3,3 V e GND comum.

Nota de projeto: SPI a 10 MHz, com overhead de framing e DMA de 20–30%, resulta em ocupação superior a 100%, criando gargalo em aquisição contínua. Operando a 20 MHz, a ocupação cai para aproximadamente 58%, com margem adequada para transmissão estável. Como referência, o STM32H743 suporta SPI de até 150 MHz. O uso de DMA elimina interrupções frequentes da CPU durante a aquisição contínua.

3.6 Interface Externa: Ethernet (MCU → Rede IoT/SCADA)

Função: A interface SPI é utilizada internamente entre o FPGA e o MCU por sua temporização determinística e largura de banda suficiente. Para comunicação externa, Ethernet garante robustez, escalabilidade e compatibilidade com sistemas de monitoramento IoT e SCADA industrial.

Componente	Fabricante	Justificativa
Wiznet W5500	Wiznet	Controlador Ethernet 10/100 com stack TCP/IP em hardware. Interface SPI com STM32H7 até 80 MHz. Suporta MQTT, HTTP, UDP protocolos nativos de IoT industrial. COTS: lifecycle >10 anos, sem previsão de EOL. Alternativa: LAN8742A PHY + LwIP + FreeRTOS (menor custo, maior complexidade).

Nota de projeto: Protocolos recomendados MQTT/TCP para streaming IoT (AWS IoT, Azure IoT Hub, EMQX); Modbus TCP para integração com CLP e SCADA legados; HTTP REST para configuração remota via API. Conector MagJack com transformador integrado é recomendado para operação em ambiente industrial

3.7 Gerenciamento de Energia

Função: Converte o barramento de 24 V em todos os rails necessários: 5 V digital (FPGA, MCU), ±5 V analógico (OPA2187) e quatro rails ±5 V isolados (um por canal, via MGJ2D). Sequenciamento garante VDD1 antes de VDDB.

Componente	Fabricante	Justificativa
TI TPS7A4700	Texas Instruments	LDO ultra-baixo ruído (4 µV RMS, 10 Hz–100 kHz). Pós-regulação dos rails ±5 V analógicos. Crítico: ruído da alimentação não pode superar −120 dBFS do modulador. Alternativa: TPS7A3301 (mesma família TI).
TI LMR16006	Texas Instruments	Buck síncrono 24 V → 5 V, 600 mA, η até 94%. Rail digital principal. Alternativa direta: LMR14006 (mesmo footprint).

Nota de projeto: O MGJ2D chaveia em torno de 320 kHz, então é necessário usar um filtro na saída com 10 µH + 10 µF X7R para reduzir ruído. Também é recomendado adicionar uma ferrite bead de 600 Ω @ 100 MHz em cada entrada analógica. Outro ponto importante é o sequenciamento da alimentação: VDDB só deve ser aplicado depois que VDD1 estiver estável. Isso pode ser feito com um TPS3701 monitorando VDD1 e liberando o MGJ2D no momento certo, ou com um TPS22860 controlado pelo FPGA

3.8 Controlador de Sincronismo

Gera e distribui o MCLK comum aos quatro moduladores ADUM7703, assegurando que todos os canais sejam amostrados na mesma borda de clock. Isso garante coerência de fase com desvio inferior a 1 amostra entre canais. Também gerencia o reset síncrono e o temporamento da decimação.

Componente	Fabricante	Justificativa
PLL interno FPGA (Cyclone 10 LP)	Intel	PLL interno gera MCLK=11,52 MHz e distribui via árvore de clock balanceada para 4 saídas GPIO do mesmo banco de I/O. Desvio alvo: <500 ps canal a canal (erro de fase <0,01° a 45 kHz). Alternativa para multi-placa: CDCE906 (TI) jitter <100 ps RMS, skew entre saídas <50 ps (datasheet, Table 5.3).

Nota de projeto: MCLK=11,52 MHz, OSR=128 → fs_out=90 kSPS, BW_Nyquist=45 kHz. PCB: usar mesmo banco de I/O do FPGA (skew interno por banco ~200–300 ps Cyclone 10 LP Datasheet, "I/O Timing Specifications"). Length matching ±0,5 mm entre as 4 trilhas de MCLK (3 ps por 0,5 mm em FR4). Impedância controlada 50 Ω. Sem vias nas trilhas de MCLK sempre que possível.

4. Comparativo de Interfaces de Comunicação

A tabela abaixo justifica a escolha de SPI interno + Ethernet externa frente a todas as alternativas consideradas, incluindo CAN e CAN FD.

Interface	Veloc.	Alcan.	Isol.	Determinismo	Avaliação
SPI (interno)	10–150 MHz	<30 cm	Não	Total	INTERNO determinístico, sem overhead. Ideal para barramento FPGA↔MCU de alta taxa.
I²C	até 3,4 MHz	<1 m	Não	Parcial	EXCLUÍDO velocidade insuficiente para 4ch × 90 kSPS. ACK adiciona latência variável.
RS-232	até 115 kbps	15 m	Não	Sim	EXCLUÍDO taxa muito baixa, sem múltiplos nós, obsoleto para novos projetos.
RS-485 / Modbus RTU	até 10 Mbps	1.200 m	Parcial (MC)	Sim	ALTERNATIVA LEGADA viável para telemetria de métricas. Insuficiente para streaming de forma de onda.
CAN clássico	1 Mbit/s	40 m	Não	Total	EXCLUÍDO para streaming taxa insuficiente (11,5 Mbit/s agregado). Excelente para métricas (RMS, alarme) com taxa baixa.
CAN FD	até 8 Mbit/s	<40 m	Não	Total	INSUFICIENTE 11,5 Mbit/s supera o limite prático. Payload 64 bytes exige fragmentação excessiva de forma de onda. Viável em modo de métricas.
Ethernet (RECOMENDADO)	10/100 Mbps	Ilimitado	Sim (MagJack)	Via QoS	INTERFACE EXTERNA PRINCIPAL robustez, escalabilidade, compatibilidade IoT/SCADA, isolação galvânica no conector RJ45.
Wi-Fi / BLE (opcional)	até 300/2 Mbps	Variável	Não	Não	OPCIONAL alternativa para retrofit sem cabeamento. Não recomendado como interface principal em ambiente industrial severo.

Conclusão: SPI é utilizado internamente entre o FPGA e o MCU por sua temporização determinística e largura de banda suficiente. Para comunicação externa, Ethernet garante robustez, escalabilidade e compatibilidade IoT/SCADA. CAN/CAN FD é recomendado apenas em modo de métricas (RMS, alarmes) taxa cai para poucos kbps e CAN é excelente pela robustez nativa e determinismo.

5. Decisões Críticas de Projeto

Por que modulador ΔΣ isolado em vez de ADC SAR?

O ADUM7703 encapsula modulador, isolador e interface de bitstream num único CI com 5 kV de isolação elimina três itens de BOM por canal e reduz área de PCB ~30%. O trade-off é a decimação SINC3 no FPGA, aceitável pois o FPGA já é necessário para o controlador de sincronismo.

Como 105 dB de DR é atingido com OSR=128?

SNR @OSR=128 = 107 dB (dispositivo, datasheet ADI). SNR estimado do sistema ≥105 dB após ruído do front-end e PCB o SNR do sistema é sempre menor que o do dispositivo isolado. OSR=128 é o único ponto que atende simultaneamente BW=45 kHz e MCLK dentro do limite do CI (~20–21 MHz). OSR=256 exigiria MCLK=23,04 MHz acima do limite.

Por que MCLK compartilhado em vez de captura por trigger?

MCLK comum garante que os quatro moduladores integrem sobre a mesma janela de tempo. Triggers com osciladores independentes acumulam jitter que gera desvio de fase inaceitável para análise de vibração onde a fase cruzada deve ser preservada. MCLK compartilhado limita o skew a <500 ps, equivalente a erro de fase <0,01° a 45 kHz.

Por que DC/DC isolado por canal em vez de rail compartilhado?

Uma regulação global para ±5 V compartilharia o mesmo GND entre todos os canais, anulando a isolação. Com um MGJ2D por canal, uma falha no sensor de campo não se propaga pelo rail de alimentação para os canais adjacentes.

Por que Ethernet em vez de CAN para comunicação externa?

Taxa agregada: 4ch × 90 kSPS × 32 bits = 11,5 Mbit/s. CAN clássico (1 Mbit/s) e CAN FD (8 Mbit/s) ficam abaixo desse limite. Payload máximo de 64 bytes do CAN FD exigiria fragmentação excessiva de forma de onda. CAN é válido em modo de métricas taxa cai para poucos kbps e CAN é excelente pela robustez nativa e determinismo em ambiente industrial severo.

6. Robustez: EMI, Layout e Separação Analógico/Digital

Sistemas de aquisição de alta resolução em ambiente industrial são particularmente vulneráveis a interferência eletromagnética (EMI). As diretrizes abaixo são parte integrante do pré-projeto e devem ser seguidas no layout da PCB.

Diretriz	Implementação	Impacto esperado
Separação de domínios	Região analógica (front-end, OPA2187, ADUM7703 campo) separada fisicamente da região digital (FPGA, MCU, Ethernet). Sem trilhas digitais cruzando a região analógica.	Elimina acoplamento das comutações digitais (MCLK, SPI) no caminho de sinal. Crítico para manter SNR do sistema ≥105 dB.
Plano de terra único	GND único em plano interno contínuo (layer 2 ou 3). Sem split de GND. Corrente de retorno percorre o menor caminho sob cada trilha de sinal.	Reduz impedância de retorno e minimiza correntes de modo comum. Split de GND em topologia não-isolada cria antenas de loop.
Decoupling local	100 nF X7R (0402) em paralelo com 10 µF X5R (0805) em cada pino VCC. 100 nF posicionado ≤0,5 mm do pino, via curta para GND.	Mantém impedância de alimentação baixa de 10 MHz a 100 MHz. Fundamental para o ADUM7703 (PSRR cai acima de 1 MHz).
Filtragem de EMI na entrada	Ferrite bead (600 Ω @100 MHz, ex.: Murata BLM21) em série com cada linha de entrada antes do TVS. Capacitor 10 nF X7R para GND após o ferrite.	Filtro LC passa-baixa para EMI conduzida. Atenua transientes de modo comum antes do TVS.
Length matching MCLK	Trilhas de MCLK para os quatro ADUM7703 com comprimento idêntico (±0,5 mm). Impedância controlada 50 Ω. Sem vias sempre que possível.	Skew de propagação <3 ps/mm em FR4. Desvio de 0,5 mm = 3 ps bem abaixo da meta de 500 ps.
Isolamento Ethernet	Conector MagJack (ex.: Bel Fuse L829-1X1T-91) com transformador integrado (1.500 Vrms). Capacitores 1 nF nas linhas diferenciais antes do PHY.	Proteção galvânica obrigatória contra diferencial de potencial entre nós da rede. Previne correntes de modo comum que degradam SNR e podem danificar o PHY.

7. Considerações de Projeto

Esta seção consolidaas principais diretrizes de engenharia que devem orientar a evolução do pré-projeto para o projeto executivo.

7.1 Componentes COTS e Ciclo de Vida

Componente	Status	Observação
ADUM7703 (ADI)	Em produção ativa	Qualificado - 40°C a +125°C. Sem EOL previsto.
OPA2187 (TI)	Em produção ativa	Em produção desde 2016. Suporte garantido >10 anos.
STM32H7 (ST)	Em produção ativa	Lifecycle garantido pela ST até 2030+ (LQFP144).
MGJ2D (Murata)	Em produção ativa	Política de 10 anos declarada pelo fabricante.
W5500 (Wiznet)	Em produção ativa	Estável desde 2013. Amplamente adotado em IoT industrial.
RN73, C0G, ferrite beads	Múltiplos fab.	Intercambiáveis por especificação risco de supply chain baixo.

Recomendado: monitoramento semestral de status de lifecycle via distribuidores autorizados (Mouser, Digi-Key, Arrow) com alertas automáticos de PCN/EOL.

7.2 Substituibilidade de Componentes

Substituição	Impacto
ADUM7703BRWZ → AD7403	Mesmo footprint SOIC-16W, mesmo protocolo bitstream. Sem alteração de layout.
MGJ2D → TRACOPOWER TMA 2-2415	Mesmo pinout substituição direta de BOM sem alteração de esquemático.
OPA2187 → ADA4522-2 (ADI)	Mesmo pacote SOIC-8, mesmas especificações de ruído e zero-drift. Migração transparente.
Cyclone 10 LP → Lattice CrossLink-NX	Re-síntese do HDL necessária. Sem mudança de arquitetura de sinal.
W5500 → LAN8742A + LwIP	Menor custo unitário. Requer implementação de stack TCP/IP no MCU (~80 kB Flash).

7.3 Robustez Industrial

Aspecto	Especificação
Categoria de instalação	Categoria II, Grau de Poluição 2 (IEC 61010-1)
Proteção de entrada	Surtos até 4 kV (IEC 61000-4-5) e ESD ±8 kV (IEC 61000-4-2 nível 4)
Isolação galvânica	VIORM=849 V, tensão de teste 5 kV (1 min) supera requisito de 30 V com larga margem
Faixa de temperatura	Todos os CIs qualificados −40°C a +125°C (grau industrial)
Alimentação por canal	DC/DC isolado por canal elimina propagação de falha pelo rail de potência

7.4 Orçamento de Erro de Ganho Térmico

Análise do erro de ganho total na faixa industrial (−40°C a +85°C, excursão de 125°C), com base nas especificações de datasheet de cada componente da cadeia de sinal.

Componente	Parâmetro	Valor (datasheet)	Contribuição (125°C)	Referência
Vishay RN73 (divisor ÷25)	TCR tracking (mesmo lote)	≤2 ppm/°C	≤250 ppm	RN73 datasheet — "Tracking TCR"
ADUM7703	Deriva de ganho do modulador	~2,5 ppm/°C (típico)	~312 ppm	ADUM7703 Rev.C, Table 1 "Full-Scale Error Drift"
OPA2187	Deriva de offset de tensão	0,005 µV/°C (típico)	<1 ppm (offset)	OPA2187 datasheet (SBOS774), Table 7.5
Total — RSS	—	—	~401 ppm = 0,040%	Dentro do alvo de 0,1%
Total — pior caso (linear)	—	—	~563 ppm = 0,056%	Dentro do alvo de 0,1% margem 44%

Nota: No caso do RN73, o parâmetro mais importante não é o TCR absoluto de cada resistor, mas sim o tracking entre os dois resistores do divisor, que pode chegar a ≤ 2 ppm/°C quando ambos são do mesmo lote. Por isso, recomenda-se adquirir os dois resistores do mesmo reel para preservar esse comportamento. Já a OPA2187 contribui principalmente com erro de offset de tensão, e não com erro de ganho proporcional

7.5 Escalabilidade da Interface

Aspecto	Como escalar
4 → N canais	Replicar bloco analógico + instâncias SINC3 no FPGA. MCU e Ethernet inalterados até ~32 canais (limite de taxa SPI/DMA).
Protocolo	W5500 suporta MQTT, Modbus TCP e HTTP REST simultaneamente. Migração para OPC-UA via firmware, sem alteração de hardware.
Taxa de amostragem	OSR 128→64: fs_out sobe para 180 kSPS/canal (BW=90 kHz), SNR ~101 dB. Viável para vibração de alta frequência com pequena perda de DR.
Expansão para fibra	Substituição do PHY por módulo SFP sem alteração de FPGA ou MCU. Compatível com ambientes de alta EMI ou distâncias >100 m.
Multi-placa	CDCE906 distribui MCLK com skew <50 ps entre nós do sistema. Mantém coerência de fase em configurações multi-board.

8. Resumo Bloco × CI × Supply Chain

Bloco	CI Principal	Parâmetro-chave	Alternativa COTS / Lifecycle
Cond. entrada	SP3002 + RN73	5 ppm/°C tracking, clamp ±24 V	PRTR5V0U2X (NXP); RN73 sem EOL previsto
Filtro AA	OPA2187	Ruído 11 nV/√Hz, zero-drift	OPA2186 (single); ADA4522-2 (ADI)
Isolação + mod.	ADUM7703BRWZ	SNR 107 dB (disp.) / ≥105 dB (sist.) VIORM 849 V	AD7403 (ADI, sem DC/DC integrado)
Alim. isolada ×4	MGJ2D241505SC	2 W, 4,5 kV iso, ±5 V	TRACOPOWER TMA 2-2415 (pinos idênticos)
Decimação	SINC3+FIR no FPGA	OSR=128, BW=45 kHz, SNR disp.=107 dB / sist.≥105 dB	Cyclone 10 LP → Lattice CrossLink-NX
SPI interno	STM32H743	SPI 20 MHz, DMA, M7@480 MHz	STM32H723 (mesmo pinout LQFP144)
Ethernet ext.	W5500 (Wiznet)	TCP/IP HW, MQTT/Modbus TCP	LAN8742A PHY + LwIP (menor custo)
Energia	LMR16006 + TPS7A4700	24 V→5 V, 4 µV RMS ruído	LMR14006; TPS7A3301 (mesma família)
Sincronismo	PLL interno FPGA	MCLK 11,52 MHz, skew <500 ps	CDCE906 (TI) para multi-placa

Este pré-projeto é um documento de arquitetura conceitual. Todos os CIs citados estavam comercialmente disponíveis e em produção ativa em Q1 2026.